3044永利官网-台积电据称 2016–2023 年间光刻相关专利数量翻倍，领先优势进一步扩大

台积电据称 2016–2023 年间光刻相关专利数量翻倍，领先优势进一步扩大 作者： 时间：2025-10-23 来源： 加入技术交流群 扫码加入和技术大咖面对面交流海量资料库查询

随着先进制程向 3nm、2nm 乃至更远节点推进，光刻技术正成为晶圆代工竞赛的“分水岭”。最新行业报道显示，台积电近年在光刻相关领域的专利布局显著加速：2023 年光刻相关专利申请量较 2016 年几乎翻倍，在关键专利分类与关键词项下均呈现强势增长态势，领先于其他主要半导体厂商。

H01L21 分类专利（半导体器件制造工艺的大类）自 2010 年代中期起显著上升。2023 年台积电在该类下的申请量约 1,548 件，约为 2016 年 723 件的 2.1 倍。这一类别涵盖氧化、扩散、离子注入、薄膜沉积、图案化与刻蚀等关键工艺环节，是先进制程研发的“主战场”。

以 “Lithography（光刻）” 为关键词检索的专利同样快速增长：2023 年约 932 件，较 2016 年的 350 件增加至 2.7 倍。该趋势与 EUV/DUV 光刻在先进逻辑制程中的角色高度一致。

行业解读指出，EUV 光刻已成为先进晶圆制造的“压舱石”。随着制程线宽缩小至亚 3nm 时代，围绕掩模版、抗蚀剂、对准与叠对、光源与投影光学、后段清洗与缺陷检测等的专利攻防，正直接决定量产的良率曲线与爬坡速度。

报道强调，台积电在光刻相关专利上的提升幅度明显高于其他主要半导体公司，显示其在“工艺整合 + 设备调校 + 材料协同”的系统化研发路径上持续加码。对于先进节点而言，这种“三位一体”的专利组合可在以下方面形成壁垒：

掩模与多重曝光/多重图案化：围绕 OPC/SMO、分区成像与误差补偿的算法与流程化方法；

EUV 产能爬坡：光源稳定性、剂量控制、颗粒/缺陷治理与碳化污染抑制；

材料协同：新型抗蚀剂、底部抗反射层（BARC）、清洗化学品与后烘/后处理窗口的组合优化；

设备工艺窗口拓展：对准叠对（Overlay）与线边粗糙度（LER/LWR）优化方案在量产线上的落地。这些专利布局有助于缩短新节点导入的学习曲线，并为后续演进（如 2nm 家族与更先进平台）预留工艺窗口。

先进节点的推进与专利攻防互为因果：

一方面，EUV 光刻成为 2nm 级别的核心抓手，产业因此围绕曝光链条快速迭代，专利申请量随之上扬；

另一方面，高强度的专利积累能反哺量产，帮助制造商在良率、成本与节拍上建立稳态优势。近期多份产业报道亦显示，头部代工厂在 2nm 进度、延伸平台（如 N2P/A16）规划上持续给出时间表，专利与量产路线的“同频推进”特征明显。

短中期看，光刻相关专利量的显著扩张，意味着：

技术护城河加厚：从单点工艺到系统工程的专利覆盖，有助于在先进节点维持良率优势，并降低对外部变量（如材料替换、设备代次变化）的敏感度；

供应链协同深化：设备、材料与代工厂的共同研发（JDP）将更为紧密，专利成为“共研共创”的制度化载体；

生态位固化：在先进逻辑代工市场，领先者通过专利+量产形成的闭环，提升了后入者切换路径的难度。

长期看，随着先进封装（如 CoWoS、InFO、FOPLP）与硅光/异质集成等技术走向主流，**“前段光刻 + 后段系统集成”**的组合会进一步强化专利的战略价值：前段保证晶体管与互连的密度与一致性，后段通过三维堆叠与光电耦合集成提升系统性能，二者的跨域专利协同将成为下一阶段竞争焦点。